序号

货物名称

招标技术要求

*

****年IC设计深亚微米数字电路EDA设计软件许可权与升级购置

*. 综合软件和可视化界面软件：包含综合工具的图形化显示和综合时使用的语言编译器；包括拓扑技术、数据通路和时序优化技术，包含路径综合、测试综合和功耗优化、静态时序和功耗分析等，以及经验证的、高性能Design Ware库。能满足设计人员在综合的时候就达到设计在后布局要求的时序、功耗和面积等要求。

具体需求如下：

*.*提供拓扑技术，提供更好的面积、时序和测试结果质量（QoR）。

*.* 结果与物理实现关联。

*.*支持多电压、多电源设计。

*.*完全支持业内标准Verilog-****、VHDL-** 和system verilog语言。

*. 综合库软件：包括高速数据通路部件、AMBA片内总线、（****、****）存储器组合（存储器控制器、存储器BIST、存储器构建组）、标准总线和IO的验证IP（PCI、PCIX、USB、Ethernet等）、板卡验证IP和Foundry 库等。

具体需求如下：

*.*支持至少***多个datapath。

*.*支持AMBA AXI* AHB 和AMBA * AXI On-Chip Bus结构和外围设备。

*.*支持**** 和**** * 比特微控制器。

*.*用于标准总线和输入/输出的验证IP。

*.*支持晶圆代工厂TSMC和GF工艺库的硅验证库；

*.*支持ARC处理器。

*. 等效性检测工具软件：采用形式验证的技术来判断一个设计的两个版本在功能上是否等效，无需测试向量即可快速而全面的完成验证，支持流程化的图形界面和先进的调试功能。

具体需求如下：

*.*能证明register retiming, complex datapath, phase inversion, ECO 和低功耗实现的功能正确性。

*.*自动设置模式可以减少因设置信息不正确或者缺失而导致的“假故障”。

*.*支持低功耗设计，将等效性检测技术延伸到上电和关电检测，支持UPF标准IEEE **** (UPF)。

*.全芯片门级静态时序分析和signoff 工具软件：提供全面的、精确的分析能力，包括时序分析检测、时序分析、延时计算、先进的建模能力，串扰延时分析和噪声(glitch) 分析，以及客户可视化界面和Tcl用户界面等。

具体需求如下：

*.*全面的时序分析，完整的timing checks；完整的约束支持；支持Case and Mode 分析。

*.*全面的 SI 分析，这一信号完整性和时序统一的分析法，为分析噪声和串扰延时对时序的影响提供了全面而具有时间效率的方法。 采用单个工具分析可更快速获得结果，同时提高设计人员的生产效率。

*.*精确的串扰延迟、噪声和电压降分析，集成了Elmore/Arnoldi 算法延迟计算引擎，模拟有窜扰和电压降影响时的时序；支持噪声计算、侦测和propagation 模式，提供精确的noise/glitch分析；支持Liberty CCS 建模技术，提供时序和噪声模型。

*.*标准的延时计算器，支持 CCS and NLDM 库；支持多电压；能计算在不同的库之间缩放电压和温度的关系；支持延时和参数反标。

*.*无激励向量的动态功耗分析，无激励向量的动态功耗分析无需等待仿真生成的开关活动数据就可进行功耗分析。 通过使用 PrimeTime 工具准确的时序窗口，无激励向量分析可在设计流程早期进行功耗分析，从而更快识别最高功耗的模块。

*.*运行时间和容量，可处理**亿instances 的设计；支持递增式分析；可支持客户定制化scripting。

*.*用户界面，使用设计电路图、柱状图、表格、树图和文本报告来显示时序分析的结果；有专门的Clock的分析可视化界面；标准文件支持 (SDC, UPF, SDF, SPEF, SBPF, DSPF, etc.)。

*. 数字电路参数提取工具软件：能为数字设计以及Memory设计提供了硅精度级和高性能的提取解决方案。

具体需求如下：

*.*支持大规模数字电路设计进行准确的sign-off参数提取的能力，支持多CPU工作；具有Rapid*D技术；支持**nm 建模；支持静态sign-off 分析。

*.*优化提取性能，包括活动网点提取、用户选择的器件参数提取和寄生参数减少。

*.*支与行业领先的 IC Compiler II 和 PrimeTime 解决方案紧密集成，加快全流程 ECO 周转时间。

*.*提供高性能和高容量的门级和晶体管级提取，由多核分布式处理和同时多工艺角提取实现。

*.数字电路布局布线物理设计系统软件：集物理综合、布线、成品率优化和sign-off修正于一体的解决方案。输入为门级网表、物理设计约束、逻辑和物理库以及生产厂家的工艺数据，输出是GDSII标准文件。

具体需求如下：

*.*具有高度集成的设计规划能力（层次化设计、 PNA/PNS、自动缩减芯片面积、floorplan exploration 等）；高速布线速度，支持**nm及以上工艺。

*.*支持模块化设计方案，能快速优化dirty约束、生成HTML格式的报告帮助分析和调试设计问题。

*.*同步多Conner设计技术，包括预估, 布局, 时钟树和布线等方面；低功耗时钟树设计技术（power aware placement, ICG merging / removal / splitting, XOR-based self-gating) ；漏电流功耗优化技术（final-stage leakage recovery preserving timing）；MV/MTCMOS 设计优化，同时支持 IEEE **** UPF 标准。

*.* DFT (SCANDEF based) 物理实现，相关 Datapath 的物理布局，顶层收敛技术（transparent interface optimization)。

*.*成品率优化技术，包括redundant via, wire spreading/widening, antenna fixing, metal fill, litho friendly routing等技术。

*.*使用IC Valiator进行In-Design 侦测  (Metal fill, DRC, ADR, LCC)，使用PrimeRail进行In-Design电源网络设计，能为flip chip/*DIC设计提供多层次**度角RDL布线。

*.* FinFET 支持，Synopsys 和领先晶圆厂之间提早进行的协作开发提供了另一项优势，即完全支持 FinFET。 IC Compiler 在所有物理设计阶段完全支持 FinFET。

*.*完整的布局和布线系统，可使所有工艺节点的设计吞吐量加快 ** 倍，同时还能提升最终结果质量 (QoR)。

*.业界标准精确电路仿真工具软件：采用最精确的、经过验证的集成电路器件模型库和先进的仿真和分析算法，提供的高精度的电路仿真环境。

具体需求如下：

*.*具有高精度的foundry model；提供完善的成品率解决方案；使用业界领先的PLL 设计技术 (HSPICE RF phase noise & jitter)，能进行瞬态噪声和环路分析。

*.*能进行Cell & Memory 特征提取，提升Foundry model 精度；支持.measure, .alters, and runlvl 性能提升；提供foundry-certified MOS 器件模型。

*.*.业界领先的FastSPICE 工具及波形分析工具软件：业界领先的全芯片晶体管级FastSPICE 工具及波形分析工具，波形分析工具可以提供范围广泛的分析功能，可以查看大的波形文件并处理模拟结果。支持** 位文件系统，并具有WDF波形压缩技术；能缩短显示及分析最先进地SoC设计地庞大模拟数据地时间；统一的逻辑、混合信号显示和分析，支持所有的波形格式，最快的加载速度。

*.晶体管级侦错工具软件：支持多种电路分析功能，如DC, AC, TRAN, NOISE, MC 等。

具体指标如下：

*.*支持HSPICE,Spectre,Eldo多种网表格式和模型。

*.*通过先进的 SPICE 和 FastSPICE 解算器提供无与伦比的性能，将单核仿真的运行时间提高 * 倍到 ** 倍。

*.*采用 Multi-CPU分布式仿真技术，Multi-CPU具可扩展性。

*.*和标准HSPICE仿真精度一致。

**.数字逻辑仿真器软件：业界领先的仿真器，能支持本征断言（native assertion）描述、自动测试平台生成技术（Testbench）、以及代码和断言覆盖引擎。

具体需求如下：

**.*支持通用的语言，如Verilog、SystemVerilog、VHDL、SystemC和OpenVera等；支持统一的设计和验证语言标准SystemVerilog；支持OSCI SystemC的直接内核接口（DKI），支持System Studio的直接内核接口（DKI）。

**.*支持可验证性设计（DFV），能生成覆盖率驱动和约束的随机激励，可以生成更有效的 testbench ，提供更高的功能覆盖率检测；彻底的覆盖技术包括 FSM, toggle, condition, branch, functional (cover groups), and assertion等。

**.*能提供调试工具给design, testbench, assertion, coverage, transaction-level C/C++/SystemC 等模型。

**.* VCS 对 Accellera UVM 的支持还包括可使用 VMM/UVM 互操作性工具包，其可支持在UVM 下使用 VMM，反之亦可。 VCS 还为 UVM、VMM 和寄存器抽象层提供一套丰富的模板生成器，为 TLM 自动连接提供外壳。

**. 数字电路功能验证结果调试软件：数字电路功能验证结果调试工具，具体需求如下：

**.*具有完整功能的波型显示器，波形比较引擎，程序代码浏览器等；能自动追踪信号活动，提供时间流程图；支持以Transaction为基础的侦错，支持以断言(Assertion)为基础的侦错，支持SystemVerilog Testbench的侦错。

**.*多线程(Multi-threaded)数据库增加**%的读取效率，精简的数据格式降低**%的数据储存空间，并行数据存储节省了**%的仿真时间。

**.*时间流程图（Temporal flow view）提供了结合时间与电路结构的呈现方式，让您快速了解其中的因果关系。

**.*能整合常用的第三方软件，包括但不限于逻辑仿真器 (Logic Simulators)、Emulator与加速器(Accelerators)、模型检查器(Model Checkers)与其他Formal分析引擎等。

**.*支持自定义侦错环境。支持快速读取程序代码、演示视频以及使用者自定义文件；更符合个人侦错需求的个性化窗口设置；多种工作模式以符合不同的侦错需求；集中关键词搜寻可以同时快速搜寻命令、设定与文件。

**.*支持以Verilog、VHDL、和SystemVerilog语言所描述的设计组件；提供SystemVerilog Testbench (SVTB)自动化测试环境；使用SystemVerilog Assertions (SVA)断言（Assertion）。

**.*能使用行为分析(Behavior Analysis)技术自动追踪设计行为；能展现逻辑设计(logic design)、低功耗设计(Power Intent)、断言(assertion)、以及testbench运作下的交互关系。

**.*让用户可以无缝的从系统级 (System-Level) 至逻辑门级 (Gate-Level) 进行侦错；支持低功耗设计侦错。

**.* nAnalyzer 设计实现分析模块（Design Implementation Analysis module）提供了针对设计实现级(Design Implementation)的验证，与对Clock、Clock Tree与Timing的环境分析。

**. Lint静态分析软件：集分析、调试（debug）和修复的集成化平台，提供全面的分析能力来处理结构、功能、时钟和电学等全部和寄存器传输级设计描述关联的问题。它通过深入分析寄存器传输级代码，在设计早期发现设计所存在的问题，提高代码质量和产品质量；同时让工程师能尽早解决，避免往复迭代，加速产品开发。

具体需求如下：

**.*. 支持Verilog、VHDL、System Verilog 和混合语言设计。

**.*. 支持RTL代码的语法、语义、面积分析。

**.*. 支持可定制的架构，用户可以自由选择所要分析的内容。

**.*. 支持集成的debug环境，能够快速方便的在错误报告、电路图和RTL代码间切换。

**.*.  利用高级formal分析，且不需要测试平台或断言，SpyGlass就能指出RTL设计中更深层的功能问题。

**.*. 通过验证控制逻辑（FSM）、同步FIFO、信号翻转、总线集成（contention,floating state,index overflow）、及设计初始化，SpyGlass可确保设计意图是正确的。

**大学计划：数字集成电路前端设计软件包，数字集成电路后端设计软件包，支持**人同时使用。

……

序号

目录

招标商务需求

（一）免费保修期内售后服务要求

*

免费保修期

货物免费保修期  * 年，时间自最终验收合格并交付使用之日起计算。

*

维修响应及故障解决时间

在保修期内，一旦发生质量问题，投标人保证在接到通知**小时内赶到现场进行修理或更换。

*

网站支持服务

凡是在维护有效期内的客户，供应商将提供注册办法和账号，通过供应商在线客户支持网站将得到**小时优质快捷的技术支持、补丁盘和版本更新盘申请等

*

维护保养

维护有效期内，供应商提供软件的正常升级

*

技术培训服务要求

（*）为了保证所购软件能有效地得到良好应用，中标人应提供至少一周（五个工作日）的当地软件技术培训。

（*）当地软件技术培训原则上在用户现场进行，人数不限，中标人提供正规教材和培训用License，保证培训内容的规范性；

（*）所购买的技术培训，一般情况下将在连续工作日内完成。在特殊情况下，可根据用户要求分次完成，双方应首先协商确定培训时间；

（*）每次版本升级更新，中标人都将针对软件更新情况，为用户提供免费的技术咨询、使用指导和适当的技术培训。

……

其他

投标人应按其投标文件中的承诺，进行其他售后服务工作。

（二）免费保修期外售后服务要求（可选）

*

*

……

（三）其他商务要求

*

关于交货

*.*签订合同后  **  天（日历日）内。

*.*投标人必须承担的设备运输、安装调试、验收检测和提供设备操作说明书、图纸等其他类似的义务。

*

关于验收

*.*投标人货物经过双方检验认可后，签署验收报告，产品保修期自验收合格之日起算，由投标人提供产品保**件。

*.*当满足以下条件时，采购人才向中标人签发货物验收报告：

a、中标人已按照合同规定提供了全部产品及完整的技术资料。

b、货物符合招标文件技术规格书的要求，性能满足要求。

c、货物具备产品合格证。

*

技术文件清单

*.*供应商提供的装箱单；

*.*在线软件使用说明电子档。

*

安装、调试和验收程序及期限

到货后一周内卖方完成现场安装、调试和验收

*

付款方式和时间

本次报价为含税价格，含报关、免税办理等费用；正式合同签署后**天内付全款。

*

备品、备件的要求

货物到达最终用户前如出现丢失或损坏，由卖方负责免费补发。

……

……

序号

货物名称

招标技术要求

投标技术响应

偏离情况

说明

序号

目录

招标商务条款

投标商务条款

偏离情况

说明

（一）免费保修期内售后服务条款偏离表

*

*

……

（一）免费保修期外售后服务条款偏离表

*

*

……

（三）其他商务条款偏离表

*

*

……