安庆师范大学计算机学院数字综合电路试验箱采购项目（二次）公开询价公告

序号

设备名称

技术参数

数量

单位

总价

1

数字电路综合实验箱

一、基本要求

1、实验箱需采用主板加模块结构，接插件可靠，便于升级维护；标配带锁紧功能的圆孔DIP插座开发区域，确保实验箱性能稳定。

2、实验箱须具备74系统芯片映射功能，即DIP插座可以插74系列芯片做实验，也可通过人机对话方式在DIP插座上映射74系列芯片，不插芯片也可做实验；（投标文件需提供74系列映射芯片库截图）

3、实验箱须内置嵌入式逻辑分析仪、DDS信号源，方便学生分析时序逻辑电路性能；

4、提供三年免费质保，投标文件需提供原厂承诺函。

二、详细技术指标

1、须采用主板加模块形式，便于维护和升级；主板内嵌8寸PAD，逻辑信号产生模块、逻辑笔模块、逻辑分析仪模块、DDS信号源模块、通信总线接口模块、语音终端模块等；

2、实验模块标配：DIP插座模块2块；数码管与LED显示模块；阻容元件与运放模块；AD/DA模块；

3、内嵌8寸液晶，触屏操控，图形化人机交互界面，可自由选择74系列实验芯片；真实完成组合逻辑电路、时序逻辑电路设计与开发，减轻配发、检查芯片的工作量；（投标文件需提供内嵌8寸液晶截图及图形化交互界面）

4、8路逻辑分析仪，分辩率20ns，存贮深度：50K；（投标文件需提供内嵌8路逻辑分析仪截图）

5、DDS信号源：正弦波、方波、三角波；正弦波频率：0-100KHZ（可编程）；方波和三角波：0-20KHZ（可编程）；幅度：0-10Vpp；

6、4路消抖正负脉冲输出、16路逻辑电平输出；

7、时钟信号：1HZ、10HZ、100HZ、1KHZ、10KHZ、100KHZ、1MHZ；

8、连续脉冲：100HZ-1MHZ连续可调；

9、支持远程74系统元件库更新，满足不同需求；

10、映射芯片断电保护，下次实验不需重选芯片；

11、DIP插座模块：提供10个DIP插座，每个插座均有芯片映射功能。采用K2A33插孔连线，可靠接触，性能稳定；

12、支持加载FPGA开发软件，每个模块开放80个IO口，扩展EDA实验；

13、数码管与LED显示模块：8位LED数码管（6个BCD译码，2个不译码）、16个LED指示灯；

14、阻容模块：内置多种电阻电容和电位器，两个运算放大器，满足模数、数模转换、555定时电路所需器件；

15、芯片库必须能够支持学生自行开发设计，设计好的芯片功能可以下载到实验箱进行验证；

16、须预留远程在线实验控制模块接口，便于以后扩展在线课程实验，投标文件需提供扩展在线课程实验的具体方案，包扩所需的硬件，原理图等；

17、实验类型：

基础实验：实验箱的使用；门电路逻辑功能及测试；三态门和OC门的研究；组合逻辑电路（半加器、全加器）； 编码器与译码器；数据选择器；触发器及其功能转换；移位寄存器；组合电路中的竞争与冒险；

应用设计实验：逻辑门的应用；计数、译码与显示； MSI计数器的应用；双向移位寄存器应用；累加器的设计；格雷码与自然二进制码转换器；十翻二运算电路设计；555定时器； SRAM存储器； AD模数转换；DA数模转换；信号采集与LED显示数字系统设计；

课程设计实验：莫尔斯电码数发报器；动量程转换的数字频率计；8路彩灯控制器；十字路口的交通灯控制器；数字电子钟逻辑设计；家用电风扇控制逻辑电路设计；鉴向倍频逻辑电路设计；四位二进制乘法器；

EDA实验：基于Quartus II基本库元件的原理图设计；基于Quartus II宏功能模块的原理图设计；基于原理图的计数器设计；用VHDL设计实现模8计数器；用VHDL设计实现常用组合逻辑电路；用VHDL设计常用时序电路。

30

台

153000